Modules de mémoire. RAM statique et dynamique. Résumé : Mémoire statique

Mémoire statique

Mémoire statique ( SRAM) est généralement utilisé comme cache de deuxième niveau (L2) pour mettre en cache la majeure partie de la RAM. La mémoire statique est généralement réalisée sur la base de microcircuits TTL, CMOS ou BiCMOS et en termes de méthode d'accès aux données, elle peut être soit asynchrone , donc synchrone . Asynchrone est appelé accès aux données qui peut être effectué à tout moment. La SRAM asynchrone a été utilisée sur cartes mères ah pour les troisième à cinquième générations de processeurs. Le temps d'accès aux cellules d'une telle mémoire variait de 15 ns (33 MHz) à 8 ns (66 MHz).

Synchrone la mémoire permet d'accéder aux données non pas à des moments aléatoires, mais simultanément (de manière synchrone) avec les impulsions d'horloge. Entre les deux, la mémoire peut préparer l’accès à la donnée suivante. La plupart des cartes mères de cinquième génération utilisent un type de mémoire synchrone - la SRAM à pipeline synchrone (Pipelined Burst SRAM), pour laquelle la durée typique d'une seule opération de lecture/écriture est de 3 cycles d'horloge et une opération de groupe prend 3-1 - 1 - 1 cycle d'horloge au premier accès et 1 - 1 - 1 - 1 lors des appels suivants, ce qui accélère l'accès de plus de 25 %.

SRAM utilise ce qu'on appelle déclencheur statique (dont le circuit est constitué de plusieurs transistors). Le type de mémoire statique a des performances plus élevées et est utilisé, par exemple, pour organiser la mémoire cache.

SRAM asynchrone(Mémoire statique asynchrone). Il s'agit de la mémoire cache utilisée depuis de nombreuses années depuis la sortie du premier ordinateur 386 avec un cache L2. On y accède plus rapidement que la DRAM et peut, selon la vitesse du processeur, utiliser des options avec un accès de 20, 15 ou 10 ns (plus le temps d'accès aux données est court, plus le mémoire plus rapide et plus l'accès par lots peut être court). Cependant, comme son nom l'indique, cette mémoire n'est pas assez rapide pour un accès synchrone, ce qui signifie qu'il y a toujours une attente lors de l'accès au processeur, bien que moindre qu'avec la DRAM.

SRAM SyncBurst(Mémoire statique par lots synchrone). Aux fréquences de bus inférieures à 66 MHz, la SRAM en rafale synchrone est la plus rapide espèces existantes mémoire. La raison en est que si le processeur ne fonctionne pas à une fréquence trop élevée, la SRAM en rafale synchrone peut fournir une sortie de données entièrement synchrone, ce qui signifie qu'il n'y a pas de latence lorsque le processeur lit les rafales 2-1-1 - 1, c'est-à-dire le la SRAM en rafale synchrone génère des données dans un cycle de rafale 2-1-1-1. Lorsque la fréquence du processeur augmente au-dessus de 66 MHz, la SRAM en rafale synchrone ne peut pas faire face à la charge et génère des données en rafales 3-2-2-2, ce qui est considérablement plus lent que l'utilisation de SRAM en rafale pipeline. Les inconvénients incluent le fait que la SRAM empilée synchrone est produite par moins d'entreprises et coûte donc plus cher. La SRAM en rafale synchrone a des temps d'adresse/données de 8,5 à 12 ns.

Il existe plusieurs bases caractéristiques de conception SRAM en rafale synchrone, ce qui la rend nettement supérieure à la SRAM asynchrone lorsqu'elle est utilisée comme mémoire cache à grande vitesse :

Synchronisation avec la minuterie du système. Dans le sens le plus simple, cela signifie que tous les signaux sont déclenchés par le front d'un signal de minuterie. La réception de signaux au bord de la minuterie simplifie grandement la création d'un système à grande vitesse ;

Le traitement par lots. Les SRAM à rafales synchrones offrent des performances élevées avec un petit nombre de circuits logiques organisant un fonctionnement cyclique de la mémoire avec des adresses séquentielles. La séquence de paquets à quatre adresses peut être entrelacée pour la compatibilité Intel ou linéaire pour PowerPC et d'autres systèmes.

Ces fonctionnalités donnent au microprocesseur la capacité de faire plus accès rapide aux adresses série que ce qui peut être fait avec d'autres utilisations de la technologie SRAM. Bien que certains fournisseurs disposent d'une SRAM asynchrone de 3,3 V avec un temps de transmission des données de 15 ns, la SRAM en rafale synchrone en pipeline utilisant la même technologie peut atteindre un temps de transmission des données inférieur à 6 ns.

Po SRAM(Mémoire statique de paquets pipelinés). Un pipeline est une parallélisation d'opérations SRAM utilisant des registres d'entrée et de sortie. Le remplissage des registres nécessite une boucle initiale supplémentaire, mais une fois remplis, les registres fournissent Passage rapideà l'adresse suivante pendant que les données sont lues à l'adresse actuelle.

Cela en fait la mémoire cache la plus rapide pour les systèmes dont la vitesse de bus est supérieure à 75 MHz. La PB SRAM peut fonctionner à des fréquences de bus allant jusqu'à 133 MHz. Elle n'est pas non plus beaucoup plus lente que la SRAM à rafales synchrones lorsqu'elle est utilisée sur des systèmes lents : elle génère des données tout le temps en rafales 3-1-1 - 1. La qualité des performances de cette mémoire peut être constatée dans le temps d'adresse/données, qui varie de 4,5 à 8 ns.

SRAM 1 T. Comme indiqué précédemment, les conceptions SRAM traditionnelles utilisent une bascule statique pour stocker un seul bit (cellule). Pour mettre en œuvre un tel circuit, la carte doit avoir 4 à 6 transistors (SRAM 4-T, 6-T). Monolithic System Technology (MoSys) a annoncé la création d'un nouveau type de mémoire dans laquelle chaque bit est implémenté sur un transistor (1-T SRAM). En fait, la technologie DRAM est utilisée ici, car il est nécessaire de régénérer périodiquement la mémoire. Cependant, l'interface avec la mémoire est réalisée dans le standard SRAM, tandis que les cycles de régénération sont masqués au contrôleur mémoire. Les circuits 1-T peuvent réduire la taille de la puce en silicium de 50 à 80 % par rapport à la SRAM traditionnelle et réduire la consommation d'énergie de 75 %.

Les circuits qui utilisent un registre parallèle comme cellule de stockage sont appelés mémoire vive statique - RAM statique(RAM - mémoire vive - mémoire vive), etc. les informations y sont stockées tant que l'alimentation est connectée à la puce RAM. Contrairement à la RAM statique, les puces RAM dynamiques doivent constamment régénérer leur contenu, sinon les informations seront corrompues. Un système informatique moderne utilise de la mémoire divers types: statique (SRAM), dynamique (DRAM), mémoire permanente, mémoire morte reprogrammable et certains autres types de mémoire.

Mais la mémoire principale de l'ordinateur, qui détermine tout son travail, est RAM- RAM. Les principaux besoins en mémoire :

volume maximum
performance maximum
fiabilité maximale

Initialement, la RAM étaittype statique. La cellule RAM a été construite sur la base étage à transistors, qui pourrait contenir jusqu'à 10 transistors. Les performances de la mémoire statique étaient élevées, car le temps de commutation des transistors d'un état à un autre est très court. Cependant, un tel nombre de transistors par cellule mémoire occupait un volume physique assez important, c'est-à-dire qu'il s'est avéré impossible de « compresser » une grande quantité de mémoire dans un petit espace physique. La deuxième caractéristique désagréable tableau statique la mémoire est devenue le fait que les transistors consomment un niveau d'énergie relativement important, ce qui impose également ses propres restrictions sur la quantité maximale de mémoire. Ne présente pas les inconvénients ci-dessus mémoire dynamique , dont la cellule est constituée d'un condensateur et d'un transistor de commande. Lorsque le condensateur est chargé, c’est un état logique ; lorsqu’il est déchargé, c’en est un autre. Deux états suffisent amplement, puisque Système d'ordinateur travailler avec code binaire(soit il y a un signal - "1" logique, soit il n'y a pas de signal - "0" logique). Un condensateur et un transistor prennent beaucoup moins de place que plusieurs transistors. La consommation énergétique d’un tel tandem est également bien moindre. Mais il y a des problèmes de vitesse. Il existe plusieurs raisons:

décharger/charger un condensateur est un processus plus long que la simple commutation d'un transistor ;
Le condensateur a un courant de fuite, qui est d'autant plus élevé (en unités relatives) que la capacité du condensateur est faible. Par conséquent, pour fonctionnement normal la mémoire dynamique nécessite une régénération périodique de la mémoire (recharge des condensateurs), ce qui complique schéma électrique opération de mémoire dynamique.

Mais, puisque l'exigence fondamentale de mémoire vive est son volume (les modules de mémoire modernes ont une capacité de plusieurs Go), alors la mémoire dynamique s'est avérée préférable, malgré le fait qu'elle fonctionne plus lentement et ait circuit complexe contrôleur de contrôle.

La base d'une cellule mémoire dans une mémoire de type statique est un déclencheur. En tant qu'éléments de base pour la mise en œuvre d'un déclencheur, ils peuvent être utilisés comme transistors bipolaires, et champ. Cependant, les premiers n'ont pas trouvé d'application généralisée en raison de la consommation électrique élevée des puces mémoire construites sur leur base. Il est donc optimal d’utiliser transistors à effet de champ. La figure 1 montre un déclenchement sur des transistors MOS avec un canal P induit. Pour déverrouiller un tel transistor, la tension à sa grille par rapport à la source doit être inférieure à zéro : Tu zi<0.

Riz. 1 - Schéma de principe d'une cellule RAM de type statique.

Il existe deux opérations dans les puces RAM : l’opération d’écriture et l’opération de lecture. Pour écrire et lire des informations, vous pouvez utiliser différents bus de données (comme c'est le cas dans les processeurs de signaux), mais le plus souvent, le même bus de données est utilisé. Cela vous permet de sauvegarder les broches externes des microcircuits connectés à ce bus et de commuter facilement les signaux entre différents appareils.

Le schéma fonctionnel de la RAM statique est illustré à la figure 2. L'entrée et la sortie de la RAM dans ce circuit sont combinées à l'aide d'un pilote de bus. Naturellement, les circuits de la RAM réelle différeront de ceux illustrés sur cette figure. Cependant, le schéma ci-dessus vous permet de comprendre comment fonctionne la vraie RAM. La désignation graphique symbolique de la RAM sur les schémas de circuit est illustrée à la figure 3.

Riz. 2 - Schéma fonctionnel de la RAM (RAM)

Le signal d'écriture WR permet d'écrire les niveaux logiques présents au niveau des entrées d'informations dans une cellule RAM interne. Le signal de lecture RD permet de transmettre le contenu de la cellule mémoire interne aux sorties d'informations du microcircuit. Dans le circuit représenté sur la figure 1, il est impossible d'effectuer simultanément une opération d'écriture et de lecture, mais cela n'est généralement pas nécessaire.

Une cellule RAM spécifique est sélectionnée à l'aide d'un code binaire - l'adresse de la cellule. La capacité de la mémoire vive (RAM) dépend du nombre de cellules qu'elle contient ou, ce qui revient au même, du nombre de fils d'adresse. Le nombre de cellules dans la RAM peut être déterminé par le nombre de fils d'adresse, en élevant 2 à la puissance égale au nombre de broches d'adresse dans la puce :

La broche de sélection de puce CS des puces RAM vous permet de combiner plusieurs puces pour augmenter la quantité de mémoire RAM. Un tel diagramme est présenté à la figure 3.

Riz. 3 - Schéma de la RAM, construite sur plusieurs puces mémoire.

La RAM statique nécessite une grande zone de matrice pour être construite, leur capacité est donc relativement petite. La RAM statique est utilisée pour construire des circuits de microcontrôleurs en raison de la simplicité de construction d'un schéma de circuit et de la capacité de fonctionner à des fréquences arbitrairement basses, jusqu'au courant continu. De plus, la RAM statique est utilisée pour créer de la mémoire cache dans les ordinateurs à usage général en raison des hautes performances de la RAM statique.

Conférence n°4 Système de mémoire
Plan:
Introduction
1. Classification des types de mémoire.
2. Mémoire ROM, SRAM, DRAM.

Introduction

La mémoire est une propriété possédée par un être vivant ou un appareil.

La mémoire informatique (dispositif de stockage d'informations, périphérique de stockage) fait partie d'une machine informatique, d'un dispositif physique ou d'un support permettant de stocker des données utilisées dans les calculs pendant un certain temps.

Dans les ordinateurs personnels, la « mémoire » fait souvent référence à l'un des types de mémoire, la mémoire vive dynamique (DRAM), actuellement utilisée comme RAM d'ordinateur personnel.
Les performances de l'ensemble du système informatique dépendent non seulement de la RAM, mais également du sous-système de mémoire dans son ensemble.

Le sous-système mémoire couvre :
RAM;
cache du processeur ;
contrôleur de mémoire ;
bus de données et de commandes.
La croissance des volumes requis de mémoire RAM (système) se produit presque continuellement à mesure que la technologie des produits matériels et logiciels se développe. Aujourd'hui, 4 Go deviennent la norme commune en matière de RAM.

1. Classification des types de mémoire

Il faut faire la distinction entre la classification de la mémoire et la classification des périphériques de stockage (dispositifs de stockage). Le premier classe la mémoire par fonctionnalité, le second par mise en œuvre technique. Le premier est considéré ici - il inclut donc à la fois les types matériels de mémoire (implémentés dans la mémoire) et les structures de données, implémentées dans la plupart des cas dans le logiciel.
Opérations disponibles sur les données en mémoire
Mémoire morte (ROM)
Mémoire de lecture/écriture
Les mémoires basées sur des ROM programmables et reprogrammables (PROM et PROM) n'ont pas de place généralement acceptée dans cette classification. Elle est classée soit comme un sous-type de mémoire « en lecture seule », soit séparée en un type distinct.
Il est également proposé de classer la mémoire dans un type ou un autre en fonction de la fréquence caractéristique de sa réécriture dans la pratique : la RAM comprend les types dans lesquels les informations changent souvent pendant le fonctionnement, et la ROM comprend celles destinées à stocker des données relativement inchangées.

Dépendance énergétique
Le stockage non volatile est une mémoire implémentée par un périphérique de mémoire dans laquelle les enregistrements ne sont pas effacés lorsque l'alimentation est coupée. Ce type de mémoire comprend tous les types de mémoire ROM et PROM ;
Le stockage volatile est une mémoire mise en œuvre par un périphérique de mémoire, dont les enregistrements sont effacés lorsque l'alimentation est coupée. Ce type de mémoire comprend la mémoire RAM et la mémoire cache.
— Mémoire statique (anglais : stockage statique) - mémoire volatile, qui nécessite le maintien de la tension d'alimentation pour stocker les informations ;
— La mémoire dynamique (eng. stockage dynamique) est une mémoire volatile dans laquelle les informations sont détruites (dégradées) au fil du temps et, en plus de fournir de l'énergie, il est nécessaire de les restaurer périodiquement (régénération).

Méthode d'accès
Mémoire à accès séquentiel (SAM) - les cellules mémoire sont sélectionnées (lues) séquentiellement, les unes après les autres, dans l'ordre de leur emplacement. Une variante d’une telle mémoire est la mémoire pile.
Mémoire vive (RAM) - un appareil informatique peut accéder à une cellule de mémoire arbitraire à n'importe quelle adresse.

But
La mémoire tampon est une mémoire conçue pour le stockage temporaire de données lors de leur échange entre divers appareils ou programmes.
Stockage temporaire (intermédiaire) - mémoire pour stocker les résultats de traitement intermédiaires.
La mémoire cache fait partie de l'architecture du périphérique ou du logiciel qui stocke les données fréquemment utilisées pour les rendre disponibles pour un accès plus rapide que la mémoire cache.
La mémoire corrective (en anglais patch memory) est une partie de la mémoire de l'ordinateur destinée à stocker les adresses des cellules de la mémoire principale défectueuses. Les termes « table de relocalisation » et « table de remappage » sont également utilisés.
Mémoire de contrôle - mémoire contenant des programmes de contrôle ou un micrologiciel. Généralement implémenté sous forme de ROM.
La mémoire partagée ou mémoire à accès partagé est une mémoire disponible simultanément à plusieurs utilisateurs, processus ou processeurs.

Organisation de l'espace d'adressage
Mémoire réelle ou physique (eng. mémoire réelle (physique)) - mémoire dont la méthode d'adressage correspond à l'emplacement physique de ses données ;
La mémoire virtuelle est une mémoire dont la méthode d'adressage ne reflète pas l'emplacement physique de ses données ;
La mémoire superposée est une mémoire dans laquelle se trouvent plusieurs zones avec les mêmes adresses, dont une seule est disponible à la fois.

Éloignement et accessibilité pour le processeur
La mémoire primaire est disponible pour le processeur sans aucun accès aux périphériques externes. Il s'agit des registres du processeur (processeur ou mémoire de registre) et du cache du processeur (le cas échéant) ;
La mémoire secondaire est accessible au processeur par adressage direct via le bus d'adresse (Addressable Memory) ou via d'autres broches. De cette manière, la mémoire principale (mémoire destinée au stockage des données actuelles et des programmes exécutables) et les ports d'entrée/sortie (adresses spéciales par accès auxquelles est réalisée l'interaction avec d'autres équipements) ;
La mémoire tertiaire n'est accessible que via une séquence d'actions non triviale. Cela inclut tous les types de mémoire externe, accessibles via les périphériques d'E/S. L'interaction avec la mémoire tertiaire s'effectue selon certaines règles (protocoles) et nécessite la présence de programmes appropriés en mémoire. Les programmes qui fournissent l'interaction minimale nécessaire sont placés dans la ROM, qui est incluse dans la mémoire secondaire (pour les PC compatibles PC, il s'agit de la ROM du BIOS) ;
La position des structures de données situées dans la mémoire principale dans cette classification est ambiguë. En règle générale, ils n'y sont pas du tout inclus, ce qui constitue une classification basée sur les types de mémoire traditionnellement utilisés.

Gestion du processeur
La mémoire directement gérée (stockage en ligne) est la mémoire directement accessible au processeur central à un instant donné.
Mémoire autonome.

Organisation du stockage des données et algorithmes pour y accéder
Répète la classification des structures de données.
Mémoire adressable - L'adressage se fait par emplacement des données.
Mémoire associative (anglais : mémoire associative, mémoire adressable par contenu, CAM) - l'adressage s'effectue par le contenu des données, et non par leur localisation.
Mémoire de stockage (pile) (stockage pushdown en anglais) - implémentation d'une pile.
Stockage matriciel - les cellules de mémoire sont disposées de manière à être accessibles selon deux coordonnées ou plus.
Le stockage d'objets est une mémoire dont le système de gestion se concentre sur le stockage d'objets. De plus, chaque objet est caractérisé par le type et la taille de l'enregistrement.
Stockage sémantique - les données sont stockées et stockées dans

Principes physiques
Cette classification répète la classification correspondante de la mémoire.

Types de mémoire magnétique
La mémoire à bande magnétique est une bande plastique étroite avec un revêtement magnétique et un mécanisme avec un bloc de têtes d'enregistrement et de lecture (BGZV). La bande est enroulée sur une bobine et est tirée séquentiellement par un mécanisme de lecteur de bande (TLM) situé à proximité du BGZV. L'enregistrement est réalisé par inversion de l'aimantation des particules de la couche magnétique de la bande lors de leur passage à proximité de l'intervalle de la tête d'enregistrement. La lecture des informations enregistrées se produit lorsqu'une section préalablement magnétisée du film passe à proximité de l'entrefer de la tête de lecture.
La mémoire à disque magnétique est un disque rond en plastique avec un revêtement magnétique et un mécanisme avec BGZV. Dans ce cas, les données sont appliquées radialement, lorsque le disque tourne autour de son axe et que le BGZV est décalé radialement du pas de tête. L'enregistrement est réalisé par inversion de l'aimantation des particules de la couche magnétique du disque lors de leur passage à proximité de l'entrefer de la tête d'enregistrement. La lecture des informations enregistrées se produit lorsque la zone précédemment magnétisée passe à proximité de l'espace de la tête de lecture.
Mémoire à fil magnétique (mémoire à fil plaqué) A été utilisée dans les magnétophones avant la bande magnétique. Actuellement, la plupart des avions dits aéronautiques sont conçus selon ce principe. «boîtes noires» - ce support présente la plus haute résistance aux influences extérieures et une sécurité élevée même s'il est endommagé dans des situations d'urgence.
Mémoire en ferrite (eng. core storage) - la cellule est un noyau de ferrite dont l'état change (inversion de magnétisation) se produit lorsque le courant passe à travers un conducteur enroulé dessus. Actuellement, son utilisation est limitée, principalement dans le domaine militaire.

Types de mémoire optique
La mémoire d'inversion de phase (Phase Change Rewritable Storage, PCR) est une mémoire optique dans laquelle la couche de travail (réfléchissante) est constituée d'une substance polymère qui, lorsqu'elle est chauffée, peut changer l'état de phase (cristallin ↔ amorphe) et les caractéristiques réfléchissantes en fonction de la mode chauffage. Utilisé dans les disques optiques réinscriptibles (CD-RW, DVD-RW).

2. Mémoire ROM, SRAM, DRAM.

Les ordinateurs modernes utilisent trois principaux types de périphériques de stockage :
ROM (mémoire en lecture seule). La mémoire en lecture seule est une ROM incapable d'écrire des données.
DRAM (mémoire dynamique à accès aléatoire). Mémoire vive dynamique.
SRAM (RAM statique). RAM statique.

Type de mémoire ROM
Dans une mémoire de type ROM (Read Only Memory) ou ROM (read only memory), les données peuvent uniquement être stockées et ne peuvent pas être modifiées. C'est pourquoi une telle mémoire n'est utilisée que pour lire des données. La ROM est également souvent appelée mémoire non volatile, car toutes les données qui y sont écrites sont conservées lorsque l'alimentation est coupée. Par conséquent, les commandes de démarrage du PC sont placées dans la ROM, c'est-à-dire logiciel qui démarre le système.

Mémoire ROM des figures

ROM et RAM ne sont pas des concepts opposés. La ROM fait en fait partie de la RAM du système. En d’autres termes, une partie de l’espace d’adressage de la RAM est allouée à la ROM. Ceci est nécessaire pour stocker le logiciel qui vous permet de démarrer le système d'exploitation.
Le code principal du BIOS est contenu dans une puce ROM sur la carte système, mais les cartes adaptateurs contiennent également des puces similaires. Ils contiennent des routines utilitaires du BIOS et des pilotes requis pour une carte spécifique, en particulier les cartes qui doivent être activées au début du processus de démarrage, telles que la carte vidéo. Les cartes qui ne nécessitent pas de pilotes au début du processus de démarrage n'ont généralement pas de ROM car leurs pilotes peuvent être chargés à partir du disque dur plus tard au cours du processus de démarrage.
Mémoire ROM des figures

La plupart des systèmes utilisent aujourd'hui une forme de mémoire Flash appelée mémoire morte programmable effaçable électriquement (EEPROM). La mémoire Flash est véritablement non volatile et réinscriptible, permettant aux utilisateurs de modifier facilement la ROM, le micrologiciel de la carte mère et d'autres composants (tels que les adaptateurs vidéo, les cartes SCSI, les périphériques, etc.).

SRAM (mémoire cache)
Il existe un type de mémoire complètement différent des autres : la RAM statique (SRAM). Elle est ainsi nommée car, contrairement à la mémoire vive dynamique (DRAM), elle ne nécessite pas de régénération périodique pour conserver son contenu. Ce n'est pas son seul avantage. La SRAM est plus rapide que la DRAM et peut fonctionner à la même vitesse que les processeurs modernes.

La mémoire statique est un type de mémoire dans laquelle les informations sur la valeur des bits sont stockées dans une cellule déterminée par la présence ou l'absence de charge sur un condensateur miniature (contrôlé par des transistors).
Dans la mémoire statique, des éléments spéciaux sont utilisés - des bascules, implémentées sur 4 à 6 transistors. Le déclencheur est une cellule mémoire statique.

Figure Schéma d'une cellule mémoire statique

Un transistor est un dispositif semi-conducteur à trois électrodes destiné à amplifier, générer et convertir des oscillations électriques, réalisé à partir d'un semi-conducteur monocristallin.
Un déclencheur est un élément logique avec deux états d'équilibre stables, conçu pour enregistrer et stocker des informations. Un tel appareil conserve son état tant qu'il est alimenté. Le temps de réponse du déclencheur dans les microcircuits modernes n'est pas supérieur à 2 ns (Pentium 4 3,6 GHz = 0,28 ns ; Athlon XP 2,2 GHz = 0,41 ns). La SRAM diffère par son principe de fonctionnement.

Il en existe trois types :
1. Async SRAM (Asynchronous Static Random Access Memory) - mémoire statique asynchrone avec un ordre d'accès aléatoire ;
2. SyncBurst SRAM (Synchronous Burst Random Access Memory) – mémoire statique en rafale synchrone avec ordre d'accès aléatoire ;
3. PipBurst SRAM (Pipelined Burst Random Access Memory) – mémoire statique par lots pipeline avec ordre d'accès aléatoire ;
SRAM asynchrone est un type de mémoire obsolète dont l'interface asynchrone est similaire à l'interface DRAM et comprend des bus d'adresses, de données et de contrôle.
SRAM SyncBurst– Ce type de mémoire est synchronisé avec le bus système et est le mieux adapté pour effectuer des opérations par lots. Eh bien, l'interface PipBurst SRAM est similaire à l'interface SyncBurst SRAM, mais vous permet de recevoir des données sans cycles d'attente.

En règle générale, plus la taille du cache est grande, plus le système est efficace. Mais le volume à lui seul ne garantit pas des performances élevées. Pour le cache, l'essentiel est le contrôleur.

Temps d'accès SRAM 2 ns. signifie qu'une telle mémoire peut fonctionner de manière synchrone avec des processeurs à 500 MHz ou plus. Cependant, la conception SRAM utilise un cluster de six transistors pour stocker chaque bit. L'utilisation de transistors sans condensateur signifie qu'il n'y a pas besoin de régénération. (Après tout, s'il n'y a pas de condensateurs, aucune charge n'est perdue.) Tant que l'alimentation est fournie, la SRAM se souviendra de ce qui est stocké.

Comparée à la DRAM, la SRAM est beaucoup plus rapide, mais sa densité est bien inférieure et son prix est assez élevé. Une densité plus faible signifie que les puces SRAM sont plus grandes, bien que leur capacité d'information soit beaucoup plus petite. Un grand nombre de transistors et leur placement en cluster augmentent non seulement la taille des puces SRAM, mais augmentent également considérablement le coût du processus technologique par rapport aux paramètres similaires des puces DRAM. Par exemple, un module DRAM peut avoir une capacité de 64 Mo ou plus, tandis qu'un module SRAM de taille approximativement identique n'aura qu'une capacité de 2 Mo et le coût sera le même. Ainsi, les dimensions de la SRAM sont en moyenne 30 fois plus grandes que la taille de la DRAM, et on peut en dire autant du coût. Tout cela ne permet pas l'utilisation de mémoire de type SRAM comme RAM dans les ordinateurs personnels.

Mémoire de type DRAM
La DRAM (Dynamic Random Access Memory) est un type de mémoire vive (RAM) volatile à semi-conducteurs, également le périphérique de stockage le plus largement utilisé comme RAM dans les ordinateurs modernes.

Physiquement, la mémoire DRAM est constituée de cellules créées en matériau semi-conducteur, chacune pouvant stocker une certaine quantité de données, de 1 à 4 bits. L'ensemble des cellules d'une telle mémoire forme un « rectangle » conditionnel, constitué d'un certain nombre de lignes et de colonnes. Un de ces « rectangles » s’appelle une page, et l’ensemble des pages s’appelle une banque. L'ensemble des cellules est conditionnellement divisé en plusieurs zones.

Figure Schéma d'une cellule mémoire dynamique

Le principal avantage de ce type de mémoire est que ses cellules sont très serrées, c'est-à-dire De nombreux bits peuvent être regroupés dans une petite puce, ce qui signifie qu’ils peuvent être utilisés pour créer des mémoires de grande capacité.

Les cellules mémoire d'une puce DRAM sont de minuscules condensateurs qui détiennent des charges. C'est exactement ainsi que les bits sont codés (par la présence ou l'absence de charges). Les problèmes associés à ce type de mémoire sont dus au fait qu'elle est dynamique, c'est-à-dire doit être constamment régénéré, sinon les charges électriques dans les condensateurs de mémoire se « videront » et les données seront perdues. Une actualisation se produit lorsque le contrôleur de mémoire du système fait une petite pause et accède à toutes les lignes de données des puces mémoire. La plupart des systèmes disposent d'un contrôleur de mémoire (généralement intégré au chipset de la carte mère) réglé sur un taux de rafraîchissement standard de l'industrie, par exemple de 15 µs. Toutes les lignes de données sont accessibles après 128 cycles de régénération spéciaux. Cela signifie que toutes les 1,92 ms (128 × 15 μs), toutes les lignes de la mémoire sont lues pour assurer la régénération des données.

La régénération de la mémoire, malheureusement, prend du temps au processeur : chaque cycle de régénération prend plusieurs cycles CPU. Sur les ordinateurs plus anciens, les cycles de rafraîchissement peuvent consommer jusqu'à 10 % (ou plus) du temps CPU, mais dans les systèmes modernes fonctionnant à des centaines de mégahertz, les cycles de rafraîchissement représentent 1 % (ou moins) du temps CPU. Certains systèmes vous permettent de modifier les paramètres de rafraîchissement à l'aide du programme de configuration CMOS, mais l'augmentation du temps entre les cycles de rafraîchissement peut entraîner une décharge de charge de certaines cellules de mémoire, provoquant des pannes de mémoire. Dans la plupart des cas, il est plus sûr de s’en tenir à la fréquence de régénération recommandée ou par défaut. Étant donné que les coûts de régénération des ordinateurs modernes sont inférieurs à 1 %, la modification du taux de rafraîchissement a peu d'impact sur les performances de l'ordinateur. L'une des options les plus acceptables consiste à utiliser les valeurs par défaut ou les paramètres automatiques spécifiés à l'aide du BIOS de configuration pour la synchronisation de la mémoire. La plupart des systèmes modernes ne vous permettent pas de modifier la synchronisation de la mémoire spécifiée, en utilisant toujours des paramètres définis automatiquement. Lors de l'installation automatique, la carte mère lit les paramètres de synchronisation du système de détection de présence série (SPD) dans la ROM et définit la fréquence des impulsions périodiques en fonction des données reçues.

Les dispositifs DRAM n'utilisent qu'un seul transistor et une paire de condensateurs pour stocker un bit, ils sont donc plus gros que les autres types de puces mémoire. Il existe actuellement des puces RAM dynamiques d'une capacité de 4 Go ou plus. Cela signifie que ces puces contiennent plus d’un milliard de transistors. Dans une puce mémoire, tous les transistors et condensateurs sont placés en série, généralement aux nœuds d'un réseau carré, sous la forme de structures très simples et répétitives périodiquement.

Un transistor pour chaque registre DRAM à un seul bit est utilisé pour lire l'état du condensateur adjacent. Si le condensateur est chargé, 1 est écrit dans la cellule ; s'il n'y a pas de charge, on écrit 0. Les charges des minuscules condensateurs s'épuisent tout le temps, c'est pourquoi la mémoire doit être constamment régénérée. Même une interruption momentanée de l'alimentation électrique ou une défaillance dans les cycles de régénération entraînera une perte de charge dans la cellule DRAM, et donc une perte de données. Dans un système fonctionnel, cela entraîne un écran bleu, des pannes globales du système de sécurité, une corruption de fichiers ou une panne complète du système.

La mémoire vive dynamique est utilisée dans les ordinateurs personnels ; Parce qu’ils sont peu coûteux, les puces peuvent être étroitement emballées, ce qui signifie qu’un stockage de grande capacité peut occuper un petit espace. Malheureusement, ce type de mémoire n'est pas très rapide ; elle est généralement beaucoup plus lente que le processeur. Il existe donc de nombreux types différents d’organisation de la DRAM qui peuvent améliorer cette caractéristique.

Spécifications de la mémoire DRAM
Les principales caractéristiques de la DRAM sont la fréquence et les timings de fonctionnement.

Lors de l'accès à une cellule mémoire, le contrôleur de mémoire définit le numéro de banque, le numéro de page, le numéro de ligne et le numéro de colonne, et du temps est consacré à toutes ces requêtes ; de plus, une période assez longue est consacrée à l'ouverture et à la fermeture de la banque après l’opération elle-même. Chaque action nécessite du temps, appelé timing.
Les principaux timings DRAM sont :

le délai entre la soumission du numéro de ligne et du numéro de colonne, appelé temps d'accès complet (délai RAS vers CAS), s
le délai entre la soumission du numéro de colonne et la réception du contenu de la cellule, appelé temps de cycle (délai CAS),
délai entre la lecture de la dernière cellule et la soumission du nouveau numéro de ligne (précharge RAS).

Les timings sont mesurés en nanosecondes, et plus la valeur de ces timings est faible, plus la RAM fonctionne rapidement.
Types de DRAM :
Au fil du temps, les développeurs ont créé différents types de mémoire. Ils avaient des caractéristiques différentes et utilisaient des solutions techniques différentes. Le principal moteur du développement de la mémoire a été le développement des ordinateurs et des unités centrales de traitement. Il y avait un besoin constant d’augmenter la vitesse et la quantité de RAM.
Mémoire de pages
La DRAM en mode page (PM DRAM) a été l’un des premiers types de RAM informatique produite. La mémoire de ce type a été produite au début des années 1990, mais avec l'augmentation des performances du processeur et de l'intensité des ressources des applications, il était nécessaire d'augmenter non seulement la quantité de mémoire, mais également la vitesse de son fonctionnement.
Mémoire de page rapide
La mémoire de page rapide (eng. mode page rapide DRAM, FPM DRAM) est apparue en 1995. La mémoire n'a subi aucune modification fondamentalement nouvelle et l'augmentation de la vitesse de fonctionnement a été obtenue en augmentant la charge sur le matériel de mémoire. Ce type de mémoire était principalement utilisé pour les ordinateurs équipés de processeurs Intel 80486 ou de processeurs similaires d'autres sociétés. La mémoire pourrait fonctionner à des fréquences de 25 et 33 MHz avec des temps d'accès complets de 70 et 60 ns et des temps de cycle de service de 40 et 35 ns, respectivement.

3. Modules RAM SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, etc.

EDO DRAM - mémoire avec sortie améliorée
Avec l'avènement des processeurs Intel Pentium, la mémoire FPM DRAM s'est avérée totalement inefficace. Par conséquent, l’étape suivante était la mémoire avec une sortie améliorée (données étendues sur DRAM, EDO DRAM). Cette mémoire est apparue sur le marché en 1996 et a commencé à être activement utilisée sur les ordinateurs équipés de processeurs Intel Pentium et supérieurs. Ses performances étaient 10 à 15 % supérieures à celles de la mémoire de type FPM DRAM. Sa fréquence de fonctionnement était respectivement de 40 et 50 MHz, le temps d'accès complet était de 60 et 50 ns et le temps de cycle de service était de 25 et 20 ns. Cette mémoire contient un verrou de données pour les données de sortie, qui fournit un certain pipeline pour des performances de lecture améliorées.

SDRAM - DRAM synchrone
En raison de la sortie de nouveaux processeurs et d'une augmentation progressive de la fréquence du bus système, la stabilité de la mémoire EDO DRAM a commencé à diminuer sensiblement. Elle a été remplacée par une mémoire synchrone (eng. synchronous DRAM, SDRAM). Les nouvelles fonctionnalités de ce type de mémoire étaient l'utilisation d'un générateur d'horloge pour synchroniser tous les signaux et l'utilisation d'un traitement de l'information en pipeline. La mémoire a également fonctionné de manière fiable à des fréquences de bus système plus élevées (100 MHz et plus).

Figure Module de mémoire SD RAM

Si pour les mémoires FPM et EDO le temps de lecture de la première cellule de la chaîne (temps d'accès) est indiqué, alors pour la SDRAM le temps de lecture des cellules suivantes est indiqué. Chaîne - plusieurs cellules consécutives. Il faut beaucoup de temps pour lire la première cellule (60-70 ns), quel que soit le type de mémoire, mais le temps de lecture des suivantes dépend fortement du type. Les fréquences de fonctionnement de ce type de mémoire pouvaient être de 66, 100 ou 133 MHz, le temps d'accès complet était de 40 et 30 ns et le temps de cycle de service était de 10 et 7,5 ns.

La technologie Virtual Channel Memory (VCM) a été utilisée avec ce type de mémoire. VCM utilise une architecture de canaux virtuels qui permet aux données d'être transférées de manière plus flexible et plus efficace à l'aide de canaux de registre sur puce. Cette architecture est intégrée à la SDRAM. VCM, en plus de sa vitesse de transfert de données élevée, était compatible avec la SDRAM existante, ce qui a permis de mettre à niveau le système sans coûts ni modifications importants. Cette solution a trouvé le soutien de certains fabricants de chipsets.

SDRAM améliorée (ESDRAM)
Pour surmonter certains problèmes de latence du signal inhérents à la mémoire DRAM standard, il a été décidé d'intégrer une petite quantité de SRAM sur la puce, c'est-à-dire de créer un cache sur la puce.
est essentiellement de la SDRAM avec une petite quantité de SRAM. Avec une faible latence et un fonctionnement en rafale, des fréquences allant jusqu'à 200 MHz sont atteintes. Comme pour la mémoire cache externe, le cache SRAM est conçu pour stocker et récupérer les données les plus fréquemment consultées. D’où la réduction du temps d’accès aux données des DRAM lentes.
L'une de ces solutions était l'ESDRAM de Ramtron International Corporation.

Figure Modules ESDRAM

RAM EDO par lots
La RAM EDO (Burst Extended Data Output DRAM, BEDO DRAM) est devenue une alternative bon marché à la SDRAM. Basé sur la DRAM EDO, sa principale caractéristique était la technologie bloc par bloc (un bloc de données était lu en un cycle d'horloge), ce qui la rendait plus rapide que la SDRAM. Cependant, l'incapacité de fonctionner à une fréquence de bus système supérieure à 66 MHz n'a pas permis à ce type de mémoire de devenir populaire.

Figure Module EDORAM

RAM vidéo
Un type spécial de RAM - Video RAM (VRAM) - a été développé sur la base de la mémoire SDRAM pour être utilisé dans les cartes vidéo. Cela a permis un flux continu de données pendant le processus de mise à jour des images, nécessaire pour obtenir des images de haute qualité. Basée sur la mémoire VRAM, la spécification de mémoire Windows RAM (WRAM) est apparue ; elle est parfois associée à tort aux systèmes d'exploitation Windows. Ses performances sont 25 % supérieures à celles de la SDRAM d'origine, grâce à quelques modifications techniques.

Dessin de microcircuitRAM vidéo

SDRAM DDR
Par rapport à la SDRAM conventionnelle, la SDRAM à double débit de données (DDR SDRAM ou SDRAM II) double la bande passante. Initialement, ce type de mémoire était utilisé dans les cartes vidéo, mais plus tard, la prise en charge de la DDR SDRAM est apparue du côté du chipset.

Toutes les DRAM précédentes avaient des lignes d'adresse, de données et de contrôle distinctes, ce qui imposait des limites à la vitesse des appareils. Pour surmonter cette limitation, certaines solutions technologiques ont implémenté tous les signaux sur un seul bus. Deux de ces solutions sont les technologies DRDRAM et SLDRAM. Ils ont reçu le plus de popularité et méritent l’attention. La norme SLDRAM est ouverte et, comme la technologie précédente, la SLDRAM utilise les deux fronts d'horloge. Quant à l'interface, la SLDRAM adopte un protocole appelé SynchLink Interface et vise à fonctionner à 400 MHz.

Figure Module DDR SDRAM

La mémoire DDR SDRAM fonctionne à des fréquences de 100, 133, 166 et 200 MHz, son temps d'accès complet est de 30 et 22,5 ns et son temps de cycle d'utilisation est de 5, 3,75, 3 et 2,5 ns.
Étant donné que la fréquence d'horloge est comprise entre 100 et 200 MHz et que les données sont transmises à raison de 2 bits par impulsion d'horloge, à la fois au front et à la chute de l'impulsion d'horloge, la fréquence effective de transmission des données se situe dans la plage de 200 à 400 MHz. Ces modules de mémoire sont désignés DDR200, DDR266, DDR333, DDR400.

RDRAM directe ou DRAM Rambus directe
Le type de mémoire RDRAM est développé par Rambus. Les hautes performances de cette mémoire sont obtenues grâce à un certain nombre de fonctionnalités introuvables dans d'autres types de mémoire. Le coût initial très élevé de la mémoire RDRAM a conduit les fabricants d'ordinateurs puissants à préférer une mémoire DDR SDRAM moins puissante mais moins chère. Les fréquences de fonctionnement de la mémoire sont de 400, 600 et 800 MHz, le temps d'accès complet peut atteindre 30 ns et le temps de cycle de service peut atteindre 2,5 ns.

Figure Modules RAM RD

SDRAM DDR2
Structurellement, un nouveau type de RAM DDR2 SDRAM a été lancé en 2004. Basé sur la technologie DDR SDRAM, ce type de mémoire, en raison de modifications techniques, présente des performances plus élevées et est destiné à être utilisé sur des ordinateurs modernes. La mémoire peut fonctionner à des fréquences d'horloge de bus de 200, 266, 333, 337, 400, 533, 575 et 600 MHz. Dans ce cas, la fréquence effective de transmission des données sera respectivement de 400, 533, 667, 675, 800, 1 066, 1 150 et 1 200 MHz. Certains fabricants de modules de mémoire, en plus des fréquences standard, produisent également des échantillons fonctionnant à des fréquences non standard (intermédiaires). Ils sont destinés à être utilisés dans des systèmes overclockés où une marge de fréquence est requise. Temps d'accès complet - 25, 11,25, 9, 7,5 ns ou moins. Temps de cycle de service - de 5 à 1,67 ns.

FigureModule SDRAM DDR2

SDRAM DDR3
Ce type de mémoire est basé sur les technologies DDR2 SDRAM avec une fréquence de transfert de données deux fois supérieure sur le bus mémoire. Il présente une consommation d’énergie inférieure à celle de ses prédécesseurs. La fréquence de bande passante varie de 800 à 2 400 MHz (le record de fréquence est supérieur à 3 000 MHz), ce qui offre un débit supérieur à celui de tous les prédécesseurs.

FigureModule SDRAM DDR3

Conceptions de mémoire DRAM

La mémoire DRAM est structurellement implémentée à la fois sous forme de microcircuits séparés dans des boîtiers tels que DIP, SOIC, BGA, et sous forme de modules de mémoire de type : SIPP, SIMM, DIMM, RIMM.

Initialement, les puces mémoire étaient produites dans des boîtiers de type DIP (par exemple, la série K565RUxx), puis elles ont commencé à être produites dans des boîtiers plus avancés technologiquement pour être utilisées dans des modules.
De nombreux modules SIMM et la grande majorité des DIMM étaient équipés d'un SPD (Serial Presence Detect) - une petite puce mémoire EEPROM qui stocke les paramètres du module (capacité, type, tension de fonctionnement, nombre de banques, temps d'accès, etc.), disponibles dans logiciel comme matériel, dans lequel le module a été installé (utilisé pour la configuration automatique des paramètres), ainsi qu'aux utilisateurs et aux fabricants.
Modules SIPP
Les modules de type SIPP (Single In-line Pin Package) sont des cartes rectangulaires avec des contacts sous la forme d'une série de petites broches. Ce type de conception n'est pratiquement plus utilisé, puisqu'il a ensuite été remplacé par des modules de type SIMM.
Modules SIMM
Les modules de type SIMM (Single In-line Memory Module) sont de longues cartes rectangulaires avec un certain nombre de plots sur l'un de ses côtés. Les modules sont fixés dans le connecteur de connexion (prise) à l'aide de loquets, en installant la carte selon un certain angle et en la pressant jusqu'à ce qu'elle soit amenée en position verticale. Ils présentaient plusieurs modifications, dont trois étaient les plus répandues.
Le premier était un module à 30 broches d'une capacité de 256 Ko à 16 Mo et un bus de données de huit bits, complété (parfois) par une neuvième ligne de parité mémoire. Utilisé dans 286, 386 voitures. Dans le cas des processeurs 286 et 386SX, les modules ont été installés par paires, sur le 386DX - quatre pièces de même capacité.
Module SIMM 30 broches.
Avec l'arrivée de 486 machines, pour lesquelles ces modules devaient être installés en quatre (au moins) morceaux, il a été supplanté par le module SIMM à 72 broches, qui combinait essentiellement 4 modules à 30 broches avec des lignes d'adresses communes et des données séparées. lignes. Ainsi, le module devient 32 bits et un seul module suffit. Volume de 1 Mo à 128 Mo.
Caractéristiques:
Largeur du bus de données : 8 bits (9 bits pour les modules avec contrôle de parité)
Type de puces mémoire dynamique utilisées : FPM
Valeurs standards pour la capacité mémoire du module : 256 Ko, 1 Mo, 4 Mo, 16 Mo
Le pas des plages de contact est de 0,1″

Ainsi, les modules ont été réalisés en 4, 8, 16, 32, 64, 128 Mo. Les plus courants sont les SIMM à 30 et 72 broches.

DIMM
Les modules de type DIMM (Dual In-line Memory Module) sont de longues cartes rectangulaires avec des rangées de plages de contact des deux côtés, installées verticalement dans le connecteur de connexion et sécurisées aux deux extrémités avec des loquets. Les puces mémoire peuvent être placées sur un ou les deux côtés de la carte. DIMM (anglais : Dual In-line Memory Module, module de mémoire double face) - facteur de forme des modules de mémoire DRAM. Ce facteur de forme a remplacé le facteur de forme SIMM. La principale différence entre un DIMM et son prédécesseur est que les contacts situés sur différents côtés du module sont indépendants, contrairement au SIMM, où les contacts symétriques situés sur différents côtés du module sont fermés les uns aux autres et transmettent les mêmes signaux. De plus, un DIMM possède 64 (sans parité) ou 72 (parité ou ECC) lignes de données, par opposition à un SIMM avec 32 lignes.
Structurellement, il s'agit d'une longue carte rectangulaire avec des rangées de plages de contact des deux côtés, installées verticalement dans le connecteur de connexion et fixées aux deux extrémités avec des loquets. Les puces mémoire peuvent être placées sur un ou deux côtés de la carte.
Contrairement au facteur de forme SIMM utilisé pour la mémoire asynchrone FPM et EDO, le facteur de forme DIMM est conçu pour la mémoire de type SDRAM. Les modules ont été fabriqués conçus pour une tension d'alimentation de 3,3 V et (moins souvent) de 5 V.
Plus tard, les mémoires DDR, DDR II et DDR III, caractérisées par des performances accrues, ont commencé à être regroupées dans des modules DIMM.
L'émergence du facteur de forme DIMM a été facilitée par l'émergence du processeur Pentium, doté d'un bus de données 64 bits. Les stations de travail professionnelles telles que la SPARCstation utilisent ce type de mémoire depuis le début des années 1990. Dans les ordinateurs à usage général, une transition généralisée vers ce type de mémoire s'est produite à la fin des années 1990, à l'époque du processeur Pentium II.
Il existe les types de modules DIMM suivants :
SO-DIMM 72 broches (non compatible avec SIMM 72 broches) - utilisé pour la DRAM FPM et la DRAM EDO
DIMM 100 broches - utilisé pour les imprimantes SDRAM
SO-DIMM 144 broches - utilisé pour la SDRAM SDR
DIMM 168 broches - utilisé pour la SDRAM SDR (moins fréquemment pour la DRAM FPM/EDO dans les postes de travail/serveurs)
MicroDIMM 172 broches - utilisé pour la SDRAM DDR
DIMM 184 broches - utilisé pour la SDRAM DDR
SO-DIMM 200 broches - utilisé pour la SDRAM DDR et la SDRAM DDR2
MicroDIMM 214 broches - utilisé pour la SDRAM DDR2
SO-DIMM 204 broches - utilisé pour la SDRAM DDR3
DIMM 240 broches - utilisé pour la SDRAM DDR2, la SDRAM DDR3 et la DRAM FB-DIMM
Les modules de mémoire SDRAM sont les plus courants sous la forme de modules DIMM à 168 broches, les modules de mémoire DDR SDRAM se présentent sous la forme de modules à 184 broches et les modules de mémoire SDRAM DDR2, DDR3 et FB-DIMM sont des modules à 204 broches.

Modules RIMM
Les modules de type RIMM (Rambus In-line Memory Module) sont moins courants ; ils sont dotés d'une mémoire de type RDRAM. Ils sont représentés par des variétés à 168 et 184 broches, et sur la carte mère, ces modules doivent être installés uniquement par paires, sinon des modules de fiche spéciaux sont installés dans des connecteurs vides (cela est dû aux caractéristiques de conception de ces modules). Il existe également des modules PC1066 RDRAM RIMM 4200 à 242 broches, qui ne sont pas compatibles avec les connecteurs à 184 broches, et une version plus petite de RIMM - SO-RIMM, qui sont utilisés dans les appareils portables.

Figure Modules de mémoire dans différents facteurs de forme

Histoire d'utilisationjeet principales caractéristiques
La production de masse de SDRAM a commencé en 1993. Initialement, ce type de mémoire était proposé comme alternative à la mémoire vidéo coûteuse (VRAM), mais la SDRAM a rapidement gagné en popularité et a commencé à être utilisée comme RAM, remplaçant progressivement d'autres types de mémoire dynamique. Les technologies DDR ultérieures ont rendu la SDRAM encore plus efficace. Le développement de la DDR SDRAM a été suivi par la norme DDR2 SDRAM, puis par la norme DDR3 SDRAM.
SDRAM SDR

La première norme SDRAM, avec l'avènement des normes ultérieures, est devenue connue sous le nom de SDR (Single Data Rate - par opposition à Double Data Rate). Une commande de contrôle était reçue par cycle d'horloge et un mot de données était transmis. Les vitesses d'horloge typiques étaient de 66, 100 et 133 MHz. Les puces SDRAM étaient disponibles avec des bus de données de différentes largeurs (généralement 4, 8 ou 16 bits), mais ces puces faisaient généralement partie d'un module DIMM à 168 broches capable de lire ou d'écrire 64 bits (sans parité) ou 72 bits (avec contrôle de parité) en un cycle d'horloge.

L'utilisation du bus de données en SDRAM s'est avérée compliquée par un délai de 2 ou 3 cycles d'horloge entre le signal de lecture et l'apparition des données sur le bus de données, alors qu'il ne devrait y avoir aucun délai lors de l'écriture. Cela nécessitait le développement d'un contrôleur assez complexe qui ne permettrait pas d'utiliser le bus de données en même temps pour l'écriture et la lecture.
Signaux de contrôle
Les commandes qui contrôlent le module de mémoire SDR SDRAM sont fournies aux contacts du module via 7 lignes de signal. L'un d'eux envoie un signal d'horloge dont les fronts montants (montants) définissent les instants auxquels les commandes de contrôle sont lues à partir des 6 lignes de commande restantes. Les noms (entre parenthèses sont les noms) des six lignes de commande et les descriptions des commandes sont donnés ci-dessous :
CKE (clock active) - lorsque le niveau du signal est faible, la fourniture d'un signal d'horloge à la puce est bloquée. Les commandes ne sont pas traitées, l'état des autres lignes de commande est ignoré.
/CS (sélection de puce) - lorsque le niveau du signal est élevé, toutes les autres lignes de contrôle à l'exception de CKE sont ignorées. Agit comme une commande NOP (sans opérateur).
DQM (masque de données) - un niveau élevé sur cette ligne interdit la lecture/écriture de données. Lorsqu'une commande d'écriture est émise en même temps, les données ne sont pas écrites dans la DRAM. La présence de ce signal dans les deux cycles d'horloge précédant le cycle de lecture a pour conséquence que les données ne sont pas lues en mémoire.
/RAS (stroboscope d'adresse de ligne) - malgré son nom, ce n'est pas un stroboscope, mais juste un bit de commande. Avec /CAS et /WE, il code l'une des 8 commandes.
/CAS (strobe d'adresse de colonne) - malgré son nom, ce n'est pas un strobe, mais juste un bit de commande. Avec /RAS et /WE, il code l'une des 8 commandes.
/WE (autorisation d'écriture) - Avec /RAS et /CAS, code l'une des 8 commandes.
Les périphériques SDRAM sont divisés en interne en 2 ou 4 banques de mémoire indépendantes. Les entrées d'adresse du premier et du deuxième banc de mémoire (BA0 et BA1) déterminent à quel banc la commande en cours est destinée.
Les commandes suivantes sont acceptées :

La DDR SDRAM a remplacé la mémoire de type SDRAM. Lors de l'utilisation de la DDR SDRAM, la vitesse de fonctionnement est deux fois supérieure à celle de la SDRAM, en raison de la lecture des commandes et des données non seulement sur le bord, comme dans la SDRAM, mais également sur la chute du signal d'horloge. Cela double le taux de transfert de données sans augmenter la fréquence d'horloge du bus mémoire. Ainsi, lorsque la DDR fonctionne à 100 MHz, nous obtiendrons une fréquence effective de 200 MHz (par rapport à l'analogue SDR SDRAM).

Description:
Différence externe - 184 contacts (92 de chaque côté)
Les puces de mémoire DDR SDRAM sont produites dans des boîtiers TSOP et (maîtrisés plus tard) BGA (FBGA), fabriqués selon les normes technologiques de 0,13 et 0,09 microns.
Tension d'alimentation IC : 2,6 V +/- 0,1 V
Consommation électrique : 527 mW
Interface E/S : SSTL_2

La largeur du bus mémoire est de 64 bits, c'est-à-dire que 8 octets sont transférés simultanément le long du bus en un cycle d'horloge. En conséquence, nous obtenons la formule suivante pour calculer la vitesse de transfert maximale pour un type de mémoire donné : vitesse d'horloge du bus mémoire x 2 (données transférées deux fois par cycle d'horloge) x 8 (nombre d'octets transférés par cycle d'horloge). Par exemple, pour assurer le transfert de données deux fois par cycle d'horloge, une architecture spéciale « 2n Prefetch » est utilisée. Le bus de données interne est deux fois plus large que le bus externe. Lors de la transmission de données, la première moitié du bus de données est transmise d'abord sur le front montant du signal d'horloge, puis la seconde moitié du bus de données sur le front descendant.

En plus du double transfert de données, la DDR SDRAM présente plusieurs autres différences fondamentales par rapport à la simple SDRAM. Ils sont principalement technologiques. Par exemple, un signal QDS a été ajouté et se trouve sur le PCB avec les lignes de données. Il est utilisé pour la synchronisation lors du transfert de données. Si deux modules de mémoire sont utilisés, leurs données arrivent au contrôleur de mémoire avec une légère différence en raison de la distance différente. Un problème se pose lors du choix d'un signal d'horloge pour les lire, et l'utilisation de QDS le résout avec succès.

JEDEC établit des normes pour les vitesses de la DDR SDRAM, divisées en deux parties : la première pour les puces mémoire et la seconde pour les modules de mémoire, qui hébergent en fait les puces mémoire.

Puces mémoire
Chaque module DDR SDRAM contient plusieurs puces DDR SDRAM identiques. Pour les modules sans correction d'erreur (ECC), leur nombre est un multiple de 8, pour les modules avec ECC - un multiple de 9.
Spécification de la puce mémoire :
DDR200 : mémoire DDR SDRAM fonctionnant à 100 MHz
DDR266 : mémoire DDR SDRAM fonctionnant à 133 MHz
DDR333 : mémoire DDR SDRAM fonctionnant à 166 MHz
DDR400 : mémoire DDR SDRAM fonctionnant à 200 MHz
DDR533 : mémoire DDR SDRAM fonctionnant à 266 MHz
DDR666 : mémoire DDR SDRAM fonctionnant à 333 MHz
DDR800 : DDR SDRAM fonctionnant à 400 MHz

Caractéristiques de la puce :
Volume de puce (densité DRAM). Il est enregistré en mégabits, par exemple 256 Mbits - une puce d'une capacité de 32 mégaoctets.
Organisation (organisation DRAM). Il s'écrit 64M x 4, où 64M est le nombre de cellules de stockage élémentaires (64 millions), et x4 (prononcé « par quatre ») est la capacité en bits de la puce, c'est-à-dire la capacité en bits de chaque cellule. Les puces DDR sont disponibles en x4 et x8, ces dernières sont moins chères par mégaoctet de volume, mais ne permettent pas l'utilisation de Chipkill, de nettoyage de mémoire et des fonctions Intel SDDC.
Modules de mémoire :
Les modules DDR SDRAM sont fabriqués au format DIMM. Chaque module contient plusieurs puces mémoire identiques et une puce de configuration SPD. Les modules de mémoire enregistrés contiennent également des puces de registre qui tamponnent et amplifient le signal sur le bus ; les modules de mémoire non enregistrés n'en ont pas.

Caractéristiques des modules :
Volume. Spécifié en mégaoctets ou gigaoctets.
Nombre de puces (nombre de périphériques DRAM). Un multiple de 8 pour les modules sans ECC, un multiple de 9 pour les modules avec ECC. Les puces peuvent être situées sur un ou deux côtés du module. Le nombre maximum pouvant tenir sur un module DIMM est de 36 (9 × 4).
Nombre de lignes (rangs) (nombre de lignes DRAM (rangs)). Avant d'accéder à une cellule mémoire DDR, la ligne dans laquelle se trouve cette cellule doit être activée, et une seule ligne peut être active dans un module à la fois. Plus il y a de lignes dans un module, plus vous devrez en moyenne souvent fermer une ligne et en activer une autre, ce qui engendrera des délais supplémentaires. D'un autre côté, le contrôleur mémoire de certains chipsets a une limite sur le nombre total de rangs dans les modules de mémoire installés. Par exemple, le chipset Intel E7520/E7320 est limité à 8 rangs lors de l'utilisation de la mémoire PC2700. Pour installer la mémoire maximale (2 Go x 8 = 16 Go) dans une carte mère basée sur celle-ci avec 8 emplacements DIMM, vous devez utiliser uniquement des modules Single Rank. Le nombre typique de rangs est 1, 2 ou 4. La largeur des lignes est égale à la largeur du bus mémoire et est de 64 bits pour la mémoire non ECC et de 72 bits pour la mémoire ECC.
Délais (timings) : latence CAS (CL), temps de cycle d'horloge (tCK), temps de cycle de ligne (tRC), temps de cycle d'actualisation de ligne (tRFC), temps d'activité de ligne (tRAS).

Les caractéristiques des modules et des puces qui les composent sont liées.
Le volume du module est égal au produit du volume d'une puce et du nombre de puces. Lors de l'utilisation d'ECC, ce nombre est encore multiplié par un facteur de 8/9, puisqu'il existe un bit de redondance de contrôle d'erreur par octet. Ainsi, la même capacité de module de mémoire peut être remplie par un grand nombre (36) de petites puces ou un petit nombre (9) de puces plus grandes.
La capacité totale du module est égale au produit de la capacité d'une puce par le nombre de puces et est égale au produit du nombre de rangs par 64 (72) bits. Ainsi, augmenter le nombre de puces ou utiliser des puces x8 au lieu de x4 entraîne une augmentation du nombre de rangs de modules.

Spécification du module de mémoire

La SDRAM DDR2 a remplacé la SDRAM DDR.
Comme la DDR SDRAM, la SDRAM DDR2 utilise le transfert de données sur les deux bords du signal d'horloge, grâce à quoi, à la même fréquence du bus mémoire que dans la SDRAM conventionnelle, vous pouvez en fait doubler le taux de transfert de données (par exemple, lorsque la DDR2 fonctionne à 100 MHz , la fréquence effective équivalente pour la SDRAM est de 200 MHz). La principale différence entre la DDR2 et la DDR réside dans la fréquence de bus deux fois plus élevée sur laquelle les données sont transférées vers la mémoire tampon de la puce mémoire. Dans le même temps, afin d'assurer le flux de données nécessaire, la transmission vers le bus s'effectue simultanément à partir de quatre endroits. Les délais qui en résultent sont plus élevés que pour le DDR.

Description:
Différence externe - 240 contacts (120 de chaque côté)
Les puces mémoire DDR2 sont fabriquées dans un nouveau boîtier BGA (FBGA).
Tension d'alimentation du circuit intégré 1,8 V
Consommation électrique : 247 mW
Interface E/S : SSTL_18
Longueur d'éclatement : 4/8
Taille de prélecture : 4 bits
Nouvelles fonctionnalités : ODT, calibrage OCD, CAS publié, AL (latence additive)

Spécification de la puce mémoire :
Type de puce Fréquence mémoire Fréquence du bus Transferts de données par seconde
DDR2-400 100 MHz 200 MHz 400 millions
DDR2-533 133 MHz 266 MHz 533 millions
DDR2-667 166 MHz 333 MHz 667 millions
DDR2-800 200 MHz 400 MHz 800 millions
DDR2-1066 266 MHz 533 MHz 1066 millions

Spécification du module de mémoire

La SDRAM DDR3 a remplacé la SDRAM DDR2.
Capacités des puces SDRAM DDR3
Prélecture de 8 bits
Fonction de réinitialisation asynchrone avec contact séparé
Prise en charge de la compensation de disponibilité au niveau du système
Disposition miroir des contacts, pratique pour l'assemblage de modules
Exécuter la latence d'écriture CAS par cycle d'horloge
Terminaison de données intégrée
Étalonnage E/S intégré (surveillance du temps de préparation et réglages de niveau)
Calibrage automatique du bus de données

Capacités DIMM DDR3
Topologie série du bus de contrôle (contrôle, commandes, adresses) avec terminaison intra-module
Résistances de haute précision dans les circuits d'étalonnage

Avantages par rapport à la DDR2
Bande passante plus élevée (jusqu'à 2 400 MHz)
Dissipation thermique réduite (résultat d'une tension d'alimentation réduite)
Moins de consommation d’énergie et amélioration des économies d’énergie

Inconvénients par rapport à la DDR2
Latence CAS plus élevée (compensée par un débit plus élevé)
La latence CAS (latence stroboscopique d'adresse de colonne) est le temps d'attente (en cycles) entre la demande du processeur de recevoir une cellule contenant des informations de la mémoire et le moment où la RAM rend la première cellule disponible en lecture.

Spécification du module de mémoire

Les modules de mémoire SDR SDRAM peuvent avoir une latence CAS de 1, 2 ou 3 cycles. Les modules DDR SDRAM peuvent avoir une latence CAS de 2 ou 2,5.
Sur les modules de mémoire, la latence CAS est désignée par CAS ou CL. La marque CAS2, CAS-2, CAS=2, CL2, CL-2 ou CL=2 indique une valeur de latence de 2.
Caractéristiques de l'architecture mémoire

Correction des erreurs
La vérification et la correction des erreurs (ECC) est un algorithme spécial qui a remplacé le contrôle de parité dans les modules de mémoire modernes. Chaque bit de données est inclus dans plus d'une somme de contrôle, donc si une erreur s'y produit, il est possible de récupérer l'adresse et de corriger le bit défectueux. Si deux bits ou plus échouent, l'erreur est uniquement enregistrée, mais non corrigée.

Système d'adressage
Pour adresser les cellules mémoire, les caractéristiques de la structure matricielle sont utilisées. Une adresse de cellule complète se compose d’une adresse de ligne et d’une adresse de colonne. Pour lire (écrire) des informations, le signal RAS (Row Actress Strobe - row access pulse) est d'abord envoyé au microcircuit, puis (simultanément ou avec un léger retard) le code d'adresse de ligne. Ensuite, après un délai standardisé, le code d'adresse de colonne doit être envoyé, précédé du signal CAS (Column Address Strobe - column access pulse). Par temps d'échantillonnage des puces, nous entendons l'intervalle entre les signaux RAS. Le prochain accès à la mémoire n'est possible qu'après un certain temps nécessaire à la restauration des circuits internes. Cette période est appelée temps de recharge et représente près de 90 % de la durée totale d’échantillonnage. Les données des cellules via les amplificateurs entrent dans le registre du microcircuit, d'où elles deviennent disponibles après ouverture de la ligne DOUT (Data OUT). Pendant les opérations d'écriture, les données arrivent via la ligne DIN (Data IN) et le cycle se déroule dans l'ordre inverse.

Tout périphérique système ayant le droit d'accéder directement à la mémoire (via l'un des canaux DMA - Direct Memory Acces), si nécessaire, envoie une requête contenant l'adresse et la taille du bloc de données, ainsi que des signaux de contrôle. Étant donné que plusieurs appareils (par exemple, un processeur, une carte vidéo avec une interface AGP, un contrôleur de bus PCI, un disque dur) peuvent accéder simultanément à la mémoire via les canaux DMA, une file d'attente de requêtes se forme, bien que chaque consommateur de ressources mémoire ait besoin de son propres données, souvent situées non seulement dans différents microcircuits, mais également dans différentes banques de mémoire. Cela crée des retards importants dans la réception/écriture des données. Les technologies qui peuvent réduire ou contourner ces limitations sont décrites ci-dessous.

Horaire
Le temps de transfert des données est mesuré en cycles du microprocesseur et s'écrit généralement comme suit : 6-2-2-2. Cela signifie que le premier transfert de données à partir d'une cellule mémoire arbitraire a nécessité 6 cycles de bus et que toutes les cellules suivantes en ont nécessité 2. La mémoire synchrone est généralement plus rapide que la mémoire asynchrone. Par exemple, à une fréquence de bus système de 66 MHz, la mémoire EDO 60 ns fonctionne selon le schéma 5-2-2-2, et la mémoire SDRAM 10 ns, selon le schéma 5-1-1-1, ce qui donne théoriquement un gain de performances d'environ 30% .
En pratique, l’avantage de la SDRAM est inférieur d’environ un ordre de grandeur, car toutes les données ne sont pas échantillonnées séquentiellement. Mais déjà à une fréquence de bus système de 100 MHz, la mémoire EDO 60 ns est inutilisable et la SDRAM 10 ns continue de fonctionner selon le schéma 5-1-1-1.

4. Fabricants et marquages des modules de mémoire.

Pour vous orienter, nous fournissons le préfixe de la lettre pour la désignation des produits d'entreprises renommées appartenant au groupe des grands fabricants.
Fujitsu - Mo ;
Hyundai - NU;
LG Semicon-GM ;
Mitsubishi-M5M ;
NEC - MPd ;
Samsung-KM ;
Texas Instruments-TMS ;
Hitachi-HB ;
IBM-IBM ;
Micron - MT ;
Moselle Vitélic - V;
OK - MSM ;
Siemens-HYB ;
Toshiba-TC.

5. Mémoire alternative et prospective:
DDR4, DRAM SL, DRAM VCM, ESDRAM, FCRAM, FeRAM, MRAM.

La plupart des types de puces RAM actuellement utilisés ne sont pas capables de stocker des données sans source d'alimentation externe, c'est-à-dire sont une mémoire volatile. L'utilisation généralisée de tels dispositifs est associée à un certain nombre de leurs avantages par rapport aux types de mémoire non volatile : capacité plus élevée, consommation d'énergie réduite, performances plus élevées et faible coût de stockage d'une unité d'information.

La RAM volatile peut être divisée en deux sous-groupes principaux : la mémoire dynamique (DRAM - Dynamic Random Access Memory) et la mémoire statique (SRAM - Static Random Access Memory).

RAM statique et dynamique

DANS RAM statique L'élément de stockage peut stocker indéfiniment les informations enregistrées (s'il existe une tension d'alimentation). Élément de mémoire dynamique La RAM ne peut stocker des informations que pendant une période de temps assez courte, après quoi les informations doivent être à nouveau restaurées, sinon elles seront perdues. Les mémoires dynamiques, comme les mémoires statiques, sont volatiles.

Le rôle d'élément de stockage dans la RAM statique est joué par un déclencheur. Une telle bascule est un circuit bistable, généralement composé de quatre ou six transistors (Fig. 5.7). Un circuit à quatre transistors offre une capacité de puce plus élevée et donc un coût inférieur, mais un tel circuit présente un courant de fuite élevé lorsque les informations sont simplement stockées. De plus, un déclencheur à quatre transistors est plus sensible aux sources de rayonnement externes, ce qui peut entraîner une perte d'informations. La présence de deux transistors supplémentaires permet, dans une certaine mesure, de compenser les défauts évoqués du circuit à quatre transistors, mais surtout d'augmenter les performances de la mémoire.

Riz. 5.7.Élément de stockage RAM statique

L'élément de stockage de la mémoire dynamique est beaucoup plus simple. Il se compose d'un condensateur et d'un transistor de coupure (Fig. 5.8).

Riz. 5.8.Élément de stockage RAM dynamique

La présence ou l'absence de charge dans le condensateur est interprétée respectivement comme 1 ou 0. La simplicité de conception permet d'obtenir une densité élevée de cellules solaires et, à terme, de réduire le coût. Le principal inconvénient de cette technologie est que la charge accumulée sur le condensateur se perd avec le temps. Même avec un bon diélectrique avec une résistance électrique de plusieurs téraohms (10-12 Ohms) utilisé dans la fabrication de condensateurs élémentaires, la charge se perd assez rapidement. Les dimensions d'un tel condensateur sont microscopiques et la capacité est de l'ordre de 1SG 15 F. Avec une telle capacité, seulement 40 000 électrons environ s'accumulent sur un condensateur. Le temps moyen de fuite de charge de la mémoire dynamique électronique est de centaines, voire de dizaines de millisecondes, la charge doit donc être restaurée pendant cette période, sinon les informations stockées seront perdues. Restauration périodique de la charge de l'élément terre appelée régénération et est effectué toutes les 2 à 8 ms,

Trois méthodes principales de régénération ont été utilisées dans différents types de circuits intégrés à mémoire dynamique :

Un signal RAS (ROR - RAS Only Refresh) ;

Le signal CAS précédant le signal RAS (CBR - CAS Before RAS) ;

Régénération automatique (SR - Self Refresh).

La régénération RAS unique a été utilisée dans les premières puces DRAM. L'adresse de la ligne régénérée est sortie sur le bus d'adresse, accompagnée du signal RAS. Dans ce cas, une rangée de cellules est sélectionnée et les données qui y sont stockées sont envoyées aux circuits internes du microcircuit, puis réécrites. Le signal CAS n'apparaissant pas, le cycle de lecture/écriture ne commence pas. La fois suivante, l'adresse de la ligne suivante est fournie au bus d'adresses, et ainsi de suite, jusqu'à ce que toutes les cellules soient restaurées, après quoi le cycle se répète. Les inconvénients de la méthode incluent le bus d'adresses occupé au moment de la régénération, lorsque l'accès aux autres périphériques VM est bloqué.

La particularité de la méthode CBR est que si dans un cycle normal de lecture/écriture le signal RAS précède toujours le signal CAS, alors lorsque le signal CAS apparaît en premier, un cycle de régénération spécial commence. Dans ce cas, l'adresse de ligne n'est pas transmise et la puce utilise son compteur interne dont le contenu est augmenté de un à chaque cycle CBR suivant. Le mode permet de régénérer la mémoire sans occuper le bus d'adresse, c'est-à-dire qu'il est plus efficace.

La régénération automatique de la mémoire est associée à une économie d'énergie lorsque le système passe en mode veille et que le générateur d'horloge cesse de fonctionner. En l'absence de signaux externes RAS et CAS, la mise à jour du contenu de la mémoire à l'aide des méthodes ROR ou CBR est impossible, et le microcircuit effectue lui-même une régénération, démarrant son propre oscillateur, qui synchronise les circuits de régénération internes.

La portée de la mémoire statique et dynamique est déterminée par la vitesse et le coût. Le principal avantage de la SRAM réside dans ses performances supérieures (environ un ordre de grandeur supérieur à celles de la DRAM). La SRAM synchrone rapide peut fonctionner avec un temps d'accès aux informations égal au temps d'une impulsion d'horloge du processeur. Cependant, en raison de la faible capacité des puces et de leur coût élevé, l'utilisation de la mémoire statique est généralement limitée à une mémoire cache de capacité relativement petite du premier (L1), du deuxième (L2) ou du troisième (L3) niveaux. Dans le même temps, les puces de mémoire dynamique les plus rapides nécessitent encore cinq à dix cycles de processeur pour lire le premier octet d'un paquet, ce qui ralentit l'ensemble de la VM. Néanmoins, en raison de la densité élevée des appareils électroniques et de leur faible coût, c'est la DRAM qui est utilisée lors de la construction de la mémoire principale d'une VM.

Les équipements radio nécessitent souvent de stocker des informations temporaires dont la valeur n'a pas d'importance à la mise sous tension de l'appareil. Une telle mémoire pourrait être construite sur des microcircuits ou de la mémoire, mais, malheureusement, ces microcircuits sont coûteux, ont un petit nombre de réécritures et une vitesse extrêmement faible de lecture et surtout d'écriture d'informations. Vous pouvez l'utiliser pour stocker des informations temporaires. Étant donné que les mots mémorisés ne sont pas nécessaires en même temps, vous pouvez utiliser le mécanisme d'adressage utilisé dans .

Les circuits dans lesquels une cellule mémoire est utilisée sont appelés mémoire vive statique - RAM statique(RAM - mémoire vive - mémoire vive), etc. les informations y sont stockées tant que l'alimentation est connectée à la puce RAM. Contrairement à la RAM statique, les microcircuits doivent constamment régénérer leur contenu, sinon les informations seront corrompues.

La RAM statique est illustrée à la figure 1. L'entrée et la sortie de la RAM dans ce circuit sont combinées en utilisant. Naturellement, les circuits de la RAM réelle différeront de ceux illustrés sur cette figure. Cependant, le schéma ci-dessus vous permet de comprendre comment fonctionne la vraie RAM. La désignation graphique symbolique de la RAM sur les schémas de circuit est illustrée à la figure 2.

Figure 1. Schéma fonctionnel de la RAM (RAM)

Figure 2. Désignation graphique de la RAM (RAM)

La broche de sélection de puce CS des puces RAM vous permet de combiner plusieurs puces pour augmenter la quantité de mémoire RAM. Un tel diagramme est présenté à la figure 3.

Figure 3. Schéma de la RAM construite sur plusieurs puces mémoire

Les chronogrammes pour la lecture à partir de la RAM statique coïncident avec les chronogrammes. Les chronogrammes pour l'écriture et la lecture à partir de la RAM statique sont illustrés à la figure 4.

Figure 4. Chronogramme d'accès à la RAM adopté pour les circuits compatibles avec la norme INTEL

Sur la figure 4, les flèches montrent la séquence dans laquelle les signaux de commande RAM doivent être générés. Sur cette figure, RD est le signal de lecture ; WR - signal d'enregistrement ; A - signaux de sélection d'adresse de cellule (étant donné que les bits individuels du bus d'adresse peuvent prendre des valeurs différentes, les chemins de transition vers les états un et zéro sont affichés) ; DI - informations d'entrée destinées à être écrites dans une cellule RAM située à l'adresse A1 ; DO - informations de sortie lues à partir de la cellule RAM située à l'adresse A2.

Figure 5. Chronogramme d'accès à la RAM adopté pour les circuits compatibles avec la norme MOTOROLA

Sur la figure 5, les flèches montrent la séquence dans laquelle les signaux de commande doivent être générés. Sur cette figure, R/W est le signal permettant de sélectionner l'opération d'écriture ou de lecture ; DS - signal stroboscopique de données ; A - signaux de sélection d'adresse de cellule (étant donné que les bits individuels du bus d'adresse peuvent prendre des valeurs différentes, les chemins de transition vers les états un et zéro sont affichés) ; DI - informations d'entrée destinées à être écrites dans une cellule RAM située à l'adresse A1 ; DO - informations de sortie lues à partir de la cellule RAM située à l'adresse A2.

Littérature:

Avec l'article « Périphériques de mémoire vive statiques - RAM (RAM) », lire :

Site sur l'informatique

RAM statique et dynamique

ARTICLES LIÉS